Ｓｙｓｔｅｍ Ｖｅｒｉｌｏｇによる検証の基礎
1～2日で出荷、新刊の場合、発売日以降のお届けになります
SystemVerilogによるハードウェア検証技術を詳説！
検証に必要なSystemVerilogの基本知識をカバーしつつ、
ランダムスティミュラスの生成、ファンクショナルカバレッジ、
アサーション、さらにはUVMを利用した検証作業について、
膨大な言語仕様の中から重要ポイントをピックアップし、丁寧にひもときます。
コードの記述例も多数掲載。手を動かしながら読み進めることによって、
複雑かつ見落としやすい仕様を、実践的に身につけられるよう工夫されています。
検証作業に携わるエンジニア必読の1冊。
お気に入りカテゴリ
よく利用するジャンルを設定できます。
カテゴリ
「+」ボタンからジャンル（検索条件）を絞って検索してください。
表示の並び替えができます。
