ＬＳＩ設計の基本ＲＴＬ設計スタイルガイド Ｖｅｒｉｌｏｇ ＨＤＬ編
出版社よりお取り寄せ（通常3日～20日で出荷）
※20日以内での商品確保が難しい場合、キャンセルさせて頂きます
システムのほとんどが1つのチップに搭載されるSoC時代を迎え、ニーズの多様化と市場競争力のキーになるSoC製品の短期開発の要求にいかに応えるかがSoC設計技術に対する大きな課題となっております。
「RTL設計スタイルガイド」 は、IP記述基準として、ハードウェア記述言語によるRTL設計を進めるための設計スタイルを定義したものです。設計スタイルを標準規定することで設計者によって異なる記述スタイルや合成、検証などの設計手法を共通化することができます。そして記述の読解性が向上し、IPの再利用化に寄与することを狙いとしております。
お気に入りカテゴリ
よく利用するジャンルを設定できます。
カテゴリ
「+」ボタンからジャンル（検索条件）を絞って検索してください。
表示の並び替えができます。
